技術(shù)部年度總結(jié)匯總8篇

　　總結(jié)就是把一個時段的學習、工作或其完成情況進行一次全面系統(tǒng)的總結(jié)，它在我們的學習、工作中起到呈上啟下的作用，不如靜下心來好好寫寫總結(jié)吧。那么我們該怎么去寫總結(jié)呢？以下是小編整理的技術(shù)部年度總結(jié)8篇，希望對大家有所幫助。

技術(shù)部年度總結(jié) 篇1

　　在這忙碌的2**3年里，公司在各方面都呈現(xiàn)出了蓬勃發(fā)展的勢頭。我的工作也在公司領(lǐng)導及各位同事的幫助下，緊張而有序的基本完成了自己的本職工作。通過這段時間的學習與工作，工作上有了一定的突破，但也存在了諸多不足。回顧過去的一年，現(xiàn)將個人工作總結(jié)如下：

　　1.1新員工培訓

　　在培訓中我本著讓新同事盡快融入到我們這個團體為原則，讓新同事了解軟件，硬件，邏輯之間如何配合，并對邏輯這部分有個大體認識，同時讓他們盡可能了解自己的職位、定位自己的角色、盡早發(fā)揮自己的專業(yè)才能。

　　在給新同事培訓的過程中，發(fā)現(xiàn)自己知識的匱乏，在邏輯方面還需要進一步加深，對于軟件和硬件部分沒有整體認識。我希望公司對新老員工多舉辦培訓活動，增加員工本領(lǐng)域的工作能力，同時也能擴展對其他領(lǐng)域的認識。

　　1.2項目總結(jié)

　　1.2.1A01_13所3室脈沖數(shù)據(jù)采集器

　　本項目實現(xiàn)設定時間內(nèi)脈沖個數(shù)統(tǒng)計；設定A和B兩通道脈沖個數(shù)差來統(tǒng)計達到設定脈沖個數(shù)差的時間及此時A和B通道脈沖個數(shù)；同時完成以某一個輸入脈沖作為外觸發(fā)信號，記錄兩次觸發(fā)信號之間的脈沖個數(shù)以及時間。

　　在這個項目中遇到的問題：定差計數(shù)功能的計數(shù)精度低，主要是由于軟件啟動后，立即開始計時，而沒有等待脈沖的來臨，后將啟動計時更改為軟件啟動后要等待脈沖的到來才真正視為啟動計數(shù)，計時。且當循環(huán)計數(shù)時，當?shù)谝淮斡嬐陼r，開始第二次計數(shù)時，仍然要等脈沖的來臨。

　　1.2.2A05_六路IF自動化測試設備

　　本項目可通過單片機設定頻標輸出情況，每一路頻標輸出的頻率可設定，輸出的正、負脈沖可設定，并且每一路頻標輸出的有無可設定，正脈沖設定為無輸出輸出保持低電平，負脈沖相反。

　　1.2.3A06_單路IF自動化測試設備

　　本項目在原上升沿計數(shù)的基礎上又增添下降沿計數(shù)，將結(jié)果存入寄存器，并由軟件讀取寄存器比較大小，取其合適數(shù)據(jù)以提高精度。

　　1.2.4A07_13所的-4項目

　　本項目是在去年減四項目的基礎上將固定頻率的三項方波更改為利用狀態(tài)機實現(xiàn)不同頻率的三項方波。

　　1.2.5A08_高精度IF板測試儀

　　通過FPGA邏輯實現(xiàn)16路可調(diào)頻標及8路脈沖計數(shù)，出示寄存器操作指南配合單片機，軟件，硬件一起完成整機調(diào)試。

　　1.2.6A08-1_高精度IF板測試儀第三套

　　實現(xiàn)可調(diào)頻標及脈沖計數(shù)，出示寄存器操作指南配合項目組完成整機調(diào)試。

　　1.2.7A10_921-3陀螺儀測試設備

　　本項目利用狀態(tài)機實現(xiàn)不同頻率的波形，并且頻率可有硬件按鍵發(fā)出命令，邏輯判斷命令實現(xiàn)不同頻率的時序。

　　在調(diào)試的過程中發(fā)現(xiàn)按鍵切換會使而導致波形錯誤，頻率不穩(wěn)定。后邏輯增添了按鍵切換邏輯復位功能，將問題解決。

　　1.2.8AZ01_CPCI3036板卡開發(fā)

　　本項目實現(xiàn)了PCI端數(shù)據(jù)與邏輯數(shù)據(jù)通過雙口RAM的交換；同時完成脈沖頻率采集、計數(shù)、DDR2緩存讀寫等功能。在本項目調(diào)試中遇到的問題主要是對硬件的不了解，造成調(diào)試周期長，找不出問題，以及做事不夠仔細選錯時鐘。

　　1.2.9A12_CSB總線測試設備

　　通過FPGA邏輯實現(xiàn)14組（每組5個信號）的RT端通信時序控制，8組（每組5個信號的）BC端通信實現(xiàn)控制，12組（每組5路）電平輸入采集，邏輯提供深度為256words，寬度為32位的FIFO，用來緩存軟件更新待發(fā)送數(shù)據(jù)以及緩存接收到的數(shù)據(jù)，同時邏輯實現(xiàn)了電纜自檢功能。

　　在調(diào)試中發(fā)現(xiàn)RT輸出信號不用時要將其拉為高，而BC接收模塊的輸出信號CMD不用時為低，不可以啟動后用與不用都設為通信狀態(tài)，將會造成干擾。還有由于項目過程中加入其他項目，造成整個CSB項目邏輯開發(fā)調(diào)試周期減少，時間有些緊張，邏輯沒來得及給軟件出示寄存器操作指南，造成軟件與邏輯配合不順暢。以后在邏輯單板調(diào)試完成后要盡量給軟件出示操作指南。

　　1.2.10A13_續(xù)A01項目后六塊板卡

　　實現(xiàn)定時計數(shù)，定差計數(shù)，同時實現(xiàn)多周期外觸發(fā)計數(shù)，濾波系數(shù)及周期數(shù)可有軟件設定等功能，并且完成單板調(diào)試。

　　1.2.11A18_石英撓性加速度計自動化測試系統(tǒng)設備改造

　　本項目完成了加速度計及加速度計系統(tǒng)的測試，邏輯主要實現(xiàn)不同頻率的輸出，通過串口與工控機相連，由軟件對頻標信號的遠程控制；同時實現(xiàn)對輸入信號的脈沖個數(shù)采集。()利用VC軟件進行單板調(diào)試及配合其他工作人員整機調(diào)試。在單板調(diào)試中發(fā)現(xiàn)因缺少電阻輸入信號無法到達FPGA芯片，還有開機后找不到板卡，更換93CS56芯片解決。在以后的項目里希望硬件給板子前能真正對板子大體功能進行檢查測試。

　　1.32**4年工作做以下規(guī)劃：

　　1.3.1維護公司以前項目；同時在保證質(zhì)量的前提下盡快完成領(lǐng)導安排的新項目；

　　1.3.2理論水平和工作能力上還略顯不足，需要在學習中成長，進一步加強基礎：掌握Xilinx相關(guān)知識，加強網(wǎng)絡及高速存儲的相關(guān)知識；培養(yǎng)硬件的意識，培養(yǎng)系統(tǒng)的觀念，HDL代碼僅僅是一個表述心中硬件的工具，學習硬件相關(guān)知識，將硬件和邏輯聯(lián)系起來。

　　1.3.3要以團隊為主，積極配合項目組其他人員的工作；測試的時候一般都需要硬件，軟件，邏輯的配合，一個邏輯很難控制的工作，可能軟件控制很簡單。如果電阻匹配不當或者缺少一個元器件等都會導致邏輯無法輸出，這就需要硬件來尋找問題，當然作為邏輯和軟件人也要利用相關(guān)軟件協(xié)助硬件尋找問題。所以，項目組成員間相互配合，相互聽取別人的意見，這樣必然知道的更多，從而加快測試和開發(fā)的速度，使項目盡快完成。

　　做為公司的一名成員，我非常愿意接受領(lǐng)導的指導及建議，及時與領(lǐng)導溝通，有問題及時向同事請教，不斷努力學習，不斷調(diào)高自己！